SYSTEM FOR STORING DATA AND METHOD FOR TRANSFERRING DATA APPLIED TO THE SAME SYSTEM

Publication number: JP10187359

Publication date: 1998-37-14

Inventor: SUKEGAWA HIROSHI

Applicant: TOKYO SHIBAURA ELECTRIC CO

Classifications

- International: G11C18/06; G06F3/06; G06F3/08; G06F12/06; G06F12/06; G06F13/28; G11C16/06; G06F3/06:

G06F3/08; G06F12/00; G05F12/05; G06F13/20; (IPC1-7), G05F3/08, G11C16/06

- European:


Application number: JP19860348961 19961226

Priority number(s): JP199E0348961 19961226

Report a data error here

Abstract of JP10187359

PROBLEM TO SE SOLVED. To realize data transfer independent to: each flash EEPROM by providing a data bus for each flash EEPROM in a system using a semiconductor disk device. SOLUTION: A data storage system using a semicor-ductor disk device constituted of flash EEFROM is provided with data buses A and B provided for each fleah memory 2A and 2B, and a controller 4 connected with each bus A and B for controlling the transfer of input and output data for each flash memory 2A and 2B. Thus, the controller 4 can transfer the input and output date independently for each flash memory 2A and 2B so that an average transferring speed especially at the time of a data writing operation can be quickened



Eats supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出職公開番号

特開平10-187359 (43)公開日 平成10年(1998) 7月14日

(51) Int.Cl.4	
G06F	3/08

(経済)原(特

FI

G06F 3/08

G 1 1 C 16/06

G 1 1 C 17/00

631

審査請求 未請求 請求項の数8 OL (全 7 頁)

(21)出願番号 特羅平8-348961

(22) 指顧日

平成8年(1996)12月26日

(71)出額人 000003078 经代金计审学

神奈川県川崎市幸区堀川町72番地

(72) 発明者 助川 博

東京都齊極市末広町2丁目9番地 株式会

社束芝育梅工場內


(74)代理人 弁理士 輸江 武窟 (外6名)

(54) 【発明の名称】 データ記憶システム及び間システムに適用するデータ転送方法

(57)【櫻約】

【課題】半導体ディスク装置を使用したシステムにおい て、各フラッシュEEPROM擦にデータバスを設け て、各フラッシュBEPROM毎に独立したデータ転送 を実現することにある。

【解決手段】フラッシュEEPROMから構成される半 導体ディスク装置を使用したデータ記憶システムにおい て、各フラッシュメモリ2A、2B毎に設けられたデー タバスA、Bと、この各データバスA、Bに接続されて 各フラッシュメモリ2A、2B無に入出力データの転送 を制御するためのコントローラ4とを備えたシステムで ある。このような構成により、コントローラ4は各フラ ッシュメモリクA、2B毎に独立して、入出力デークの 転送を行なうことができるため、特にデータ書込み動作 における平均軌送速度を高速化することができる。



【特許請求の範囲】

【請求項1】 複数のフラッシュEEPROMから構成 される半導体ディスク装置を使用したデータ記憶システ ムであって、

前記各フラッシュEEPROM毎に独立して設けられ て、前記フラッシュEEPROMに対する入出力テータ の転送を行なっための複数のデータバス手段と、

前記名データバスに接続されて、ホストシステムからの リード/ライト要求に応じて前記名フラッシェEEPR 〇所毎にアクセス制醇し、前記入出力データの転送を制 前するためのコントローラ平段とを具備したことを特徴 とするデータ記憶システム。

【請求項2】 衝記ホストシステムとの間でデータの転送を行なうためのインターフェース手段を有し、

前記インターフェース手段を介して前記ホストシステム から敏速されたデータを格納し、また前記コントローラ 手段から転送されたデータを格納するバッファメモリ手 段を有し、

前記コントローラ手段は前記パッファメモリ手段と1本 のパスにより接続されて、前記パッファメモリ手段に格 納されたデータを指定の前記プラッシュEEPROMに 転送するように制御する手段を育することを特徴とする 譲求項1ま級のデータ配修とステム。

【請求項3】 前記コントローラ手段はデータ転送を制御するためのレジスク群を有し、

レジスク群はデータ転送開始下ドレス、データ転送方 向、データ転送水機の番が見かる少さスクを含み、かつ各 レジスタを削配各データバス年級毎に設けられているこ とを特徴とする結ぶ項。紅銭のデータ配憶システム。

【請求項4】 複数のフラッシュEEPROMから構成される半導体ディス? 装置を使用したデータ記憶システムであって、

前記各フラッシュEEPROM毎に独立して設けられて、前記フラッシュEEPROMに対する人出力データの転送を行立っための複数のデータバス手段と、

ホストシステムから転送された入力データまたは前記フラッシュEEPRO同から読出された出力データを一時的に指納するためのバッファメモリ手段と、

前配各デークバスを介して前配各フラッシュEEPRO Mに接続されて、かつ1本のバスを介して前配バッファ メモリ手段に持続されて、前記バッファメモリ手段と前 記各フラッシュEEPROMもの間の入出カデータの転 送を実行するデータ転送手段と、

解認サストシステムよらのリードンライトコマンドを映 埋して、頼記各フラッシュEEPROMに対するリード ッライトアクセスを制御し、前記パッファスモリ手段と 前記データ転送を制御して前記ホストシステムと のデータ軌送を制御するための制御手段とを具備したこ を特徴とするデータ記述を少ステム。

【請求項5】 前記ポストシステムと約記パッファメモ

リ手段との間でデータ転送を行なうためのインターフェ ース手段を有し。

前記判解手段は、前記ホストシステんからのライトアク セス製家に感じて前記インターフェース手段を介して前 匙北ストシステムから敷送された人力データを預配くッ ファメモリ手段に格納し、かつ前記ホストシステムから のリードアクセス要求に応じて前記データ板送手段によ り前記バッファイモリ手段に協称された時記フランと EEPROMからの出力データを前記インテーフェース 手段を介して前記けストシステムから転送するように創 等することを判骸とする請求項4 記載のデータ記憶シス テム。

【請求項6】 輸記データ転送手段は、前記各データバス手段毎に前記パッファスモリ手段から出力されるデータを保持するための第1と第2のレジスタを組みとするバス用レジスタを有り

前配各データバス手段帯のデータ転送要求に応じて前記 バッファメモリ手段に接続された1本のバスを時分割転 並によるバスアービトレーションを遅行する手段を有 1.

データ転送許可により前記パーファメモリ手段から転送 されたデータを、朝記データバス手段に対応する前記第 1と第2のレジスタを突右に使用してアクセス対象の前 記データバス手段に転送する手段を有することを特徴と する韓変質 記載のデータ記憶システム。

【誌求項7】 複数のフラッシュEEPROMから構成 される半導体ディスク装置を使用したデータ監憶システ ムに適用するデータ転送方法であって、

解記各フラッシュEEPROM毎に独立して設けられって、前記フラッシュEEPROMに対する人出りデータの転送を行なうための複数のデータにスス、Bと、ホストシステムから転送された人力データまたは前記フラッシュEEPROMから設出された出力データを一時的に格的するためのパッファメモリ手段と、前記各データが、スム、Bを介して前記各フラッシュEEPROMに接続されて、かつ1本のパスを介して前記パッファメモリ手段に接続されて、前記パッファメモリチャンシュEEPROMとの間の人出力データの報送を実行するデータを送手段とで有過パークの報送を実行するデータを送手段とである。

前記テータ転送手段は前記データバスA、B毎に前記パ ッファメモリ手段から出力されるデータを保持するため のバスレジスタAO、A1およびパスレジスタBO、B 1を有し、

前記ホストシステムからのライトアクセン要求に応じて 前記パッファメモリ手段からのデータをアクセス対象の フラッシェEEPROMに対応するデーケバスA、Bに 転送するときに、前記データバスA、Bがに前記パッフ ァメモリ手段の1本のバスを送り能時間と時分割し、 輸送データバスの参密接要にはおじて前担パッファメモリ

リ手段のバス転送可能時に前配バッファメモリ牛段から

転送されたデータを前記パスレジスタA O に格納する処理と

前記データバスAの転送要求に応じて前記バッファメモ リ手段のバス転送可能時に前記パッファメモリ手段から 転送されたデータを前記パスレジスタA1に格納すると 共に、前記パスレジスタA0またはA1のいずれからデ ータを前記データバスAの駆状する処理と

解記データバスBの転送要求に応じて解記バッファメモ リ手段のバス転送可能率に前記バッファメモリ手段から 転送されたデータを制記バスレジスタB0に格納する処 埋と、

前記データパスBの配送要求に応じて前記パッファメモ リ手段のパスを送可能時に前記パッファメモリ手段から 歩送されたデータを前記パスレジスタB I に移動すると 共に、前記パスレジスタB OまたはB I のいずれからデ ークを前記データパスBの憲送する処理とからなること を转徴とするデータ販送方法。

【請求項8】 1グループが複数の前記フラッシュEE PROMからなり、前記デークバス手段は、各グループ 毎に独立して設けられていることを特徴とする結束項1 から請求項6までのと呼れか記数のデータ記憶システ

(発明の経細な説明)

[0001]

【発明の属する技術分野】本発明は、コンピュータシス テムに適用し、フラッシュEEPROMから構成される 半球体ディスク装置を使用したデーク記憶システムに関 する。

[0002]

【従来の技術】従来、コンピューケシステムでは、メイ メスモリとは異なり、電源建断時にデークの保育を維持 し、かつ大客量のデータ保存機能を有する外部就他装置 が必要不可欠な構成要素になっている。この外部配他装置 置として、磁気ディスク装置や光ディスク装置等と比較 して、高速アクセスの可能なフラッシュEEPROM (フラッシュメモリ)から構成される半薄体ディスク装置 置が注目を比ている。

【0003】半等体ギュスク装置は、機能的には複数のフラッシュEEPROMのメモリチップと、コントロー ウと、パッファRAMとからなる、コントロー ホストシステムと各プラッシュEEPROMとのインター フェースであり、ホストシステムのアクセス要求に応じ で各フラッシュEEPROMのリード/ライト制修を実 行する、パ、ファRAMは、ホストシステムとコントロー ラとのデーク転送を行なうためのパッファメモリであ り、ホストシステムから転送されたライトデータを格納 し、また各フラッシュBEPROMから額出されたリー ドゲータを構造する。

[0004]

【発明が解決しようとする課題】前述したように、半導

体ディスク熱酸では、コントローラがホストシステムと をフラッシュEEPROMとのインターフェースを構成 し、入出力データ(リード/ライトデータ)の転送を制 御する方式である。ところで、コントローラと各フラッ シュEEPROMとの間のデータ転送は、通常では1本 のデータバスにより行な力はている。

【0005】プラッシュEEPROMは、データの統乱 し動作に対して書込み動作(消去動作も含む)が低速で ある。このため、特にデータの書込み動作時に、1本の データバスによるデータ販送では、各フラッシュEEP ROMを連載的にアクセスする際の処理効率が著しく低 下する。

【0006】そこで、本発明の目的は、半端体ディスク 装置を使用したシステムにおいて、各フラッシュ、EEP ROM酵母まごは複数のフラッシュ EEP ROMからなる グループ毎にデータバスを設けて、各フラッシュ EEP ROM時のデータ転送を可能にして、特にデータ書込み 動作時のアクセス処理の効率を向上させることにある。 【0007】

【認題を解決するための手段】本発明は、フラッシュE EPRのMから構成される平等床ディスク装置を使用し レデータ配慮システムにおいて、何えば1グループが 数のフラッシュEEPRの所からな場合に、各グルー ブ毎に設けられた複数のデータバスと、この各データバ スに接続されて各フラッシュEEPRの所をに入出力で 少の放送を創除するためのコントローラとを備えたシ ステムである。このような情域により、コントローラは 各フラッシュEEPRの解析と独立して、入出力データ の配送を行なうことができるため、特にデータ書込み 所におけるアクセス効率を向上させることができる。

【〇〇〇8】さらに、本が明は、コントローラとバッフ メモリ (バッファRAM)とは1本のバスにより接続 された構成を想定している。バッファメモリは、ホスト システムから転送されたギータ (ライトデータ) および コントローラかい転送されたギーターシュE F P R O M から設計されたギータ (リードデータ) を格納する、コ ントローラは、データ書込み動作時に、ギフラッシュE E P R O M 新のデータバスに独立にデータ転送を実行す あが、バッファメモリからは1本のバスによるデータ転 送を制御するを要がある。

【0009】そこで、本売期のコントローラは、各データバス毎に第1と第2のレジスタを組みとするパス用レジスタを取るとするパス用レジスタを取るとするパスを助分割を送にてパッファメモリに接続された1本のバスを助分割を送によるパスアービトレーションを実行する手段をする。このとき。各データパスに対するデータを収まりません。これにより、データ階込み動き実行する。これにより、データ階込み動きを実行する。これにより、データ階込み動きを実行する。これにより、データ階込み動きを実行する。これにより、データ階込み動きを表したデータを返去また。パッファメモリからは時冷調搬送制御

によるデータ転送を実現して、データ転送効率を向上させて結果的にデータ書込み動作時のアクセス処理の効率を高めることが可能となる。

[0010]

【発明の実施の形態】以下図面を参照して本発明の実施 の形態を設明する。図1は本発明の実施形態に関係する 半導体ディスク装置の要額を示すプロック程である。 (システム構成)本実施形態の半導体ディスク装置1は 大別して、図1に示すように、フラッシュEEPROM (以下フラッシュメモリと称する)2A、2Bと、コントローラ(ディスクコントローラ)4と、バッファRA ば(バッファメモリ)8とを育する。ここで、各フラッシュメモリ2A、2Bはそれぞれ、1グループが複数の フラッシュEEPROMからなる場合にグループ単位の メモリチップからなる。

【0011】各フラッシュメモリ2A、2BはBEPR のMのメモリセル以外に、データレジスタ12A、12Bをイレ、このデータレジスタ12A、12Bをイッファとして入出カデータ(I/O)の転送を行なう。各フラッシュメモリ2A、2Bは、リードアクセスまたはライトアクセスに応じてデークのリードドライト時にはビジィ(BUSY)信号を出力し、またリード・ライトが、可能であればレディ(READY)信号を出力する(RでB信号) さらに、本地門では、入出カデータを転送するためのデータバス3として、各フラッシュメモリ2A、2日格のデータバス3として、各フラッシュメモリ2A、2日格のデータバス3として、各フラッシュメモリ2A、2日格のデータバス3として、各フラッシュメモリ2A、2日格のデータバス3として、各フラッシュメモリ2A、2日格のデータバス3として、

【0012】コントローラ4は大別して、データ転送ブロック5と、マイクロプロセッサ(類Pリ)プロック6、ホストンステムとのインターフェースアとから構成されている。データ転送で口ック5は、MPUプロックく以下単にMPUと除する)6からの頭側により、バッファRAM8と各フラッシュメモリ2A、2Bとのデータ転送を実行する。このデークを返動作に登るの場所は等(R▽Bぼ房やチップセレクト信号のEをど)を各フラッシュメモリ2A、2Bとの間で交換する。さらに、データ転送プロック5は、前記のように、各フラッシュメモリ2A、2Bとはそれを専用のデータバスA、Bを介して、入出カデータ(リード/ライトデータ)の転送(シリアルデータ転送)プロック5は、後述するように、1本のバス9を介して、バッファドA科Sとのデータ転送

【0013】MPU6は半海体ディスク製産1のメイン 制御装置であり、団赤しないROMに指摘されたアログ ラムを実行することにより、北ストシステムのリード/ ライトコマン下処理などの各種の制御動作を実行する (プログラムと共にファームウェアとも呼ばれる)。具 体的には、MPU6はホストンステムからのアクセス要 まに応じて、デーク転送フロッフ5、インターフェース フ、ハッフドRAM8を創修して、ポストシステムとの データ転送を開催して、ポストシステムとの データ転送を開催して、オストンステムとの データ転送を開催して、ポストンステムとの データ転送を開催して、オストンステムとの システムから転送されたデータをバッファRAM8に転送し、またデータ転送ブロック与によりバッファRAM8に格納されたデータをホストシステムに転送する。

【0014】ホストシステムは、外部バスを介して半線 体ディスク装置1などの周辺デバイスと接続されるコン ビュータ本体であり、ここでは半導体ディスク装置1を 小部記憶装置の周辺デバイスとして使用する場合を想定 している。

(本実験形態のデータ版送動作)前述のようなシステム 構成において、コントローライでは、データ転送プロッ ク5がMPU6の指示に従って、バッファRAM8と各 フラッシュメモリ2A、2Bとの間のデーク転送を実行 テムこで、フラッシュメモリ2A、2Bは煙質的に 2個のメモリチップであると想定する。

【0015】本実施形態では、コントローラ4は、専用のデータバスA、Bを介して、フラッシュメモリ2A、2Bとはそれを執致もしてデータ転送を実行する。ここで、データ転送物作心を要なレジスク群を有する。レジスク群は、データバスA、B毎に設けられてもり、それをガッファRAMB側のデーク開始アドレス用レジスタ20A、20B、フラッシュメモリ明のデーク開始アドレス用レジスタ21A、21B、データ転送前的が指示用レジスタ22A、23B、データ転送根間・ジスタ23A、23Bが含まれている。データ転送を照用レジスタ23A、23Bが含まれている。データを設置を照用レジスタ23A、23Bが含まれている。データを設置を照用レジスタである。

【0016】MPU6は、これらのレジスク群にアドレス、方向の指示、データ転送性態のフラグの各種的情報 をセットし、かつセットした各種関情報を参照すること によりデータ転送期限を実行する、即ち、データ転送プロック5は、データバスA、B等に設けられたレジスタ 軽を介したMPU6の制態により、データバスA、Bに 対して相互に干渉することなく、それぞれ独立してデータ転送を存そう。

【6017】ここで、フラッシュメモリ2A、2Bの各データバスA、Bは速常では8ビットのバスであるのにはして、バッフ・FRAMBのバスタは2倍の16ビットのバスである。従って、各データバスA、Bはそれぞれ、バッファRAMBのバスタに対して同じサイクルで動作すれば2倍の転送速度率となる、また、前途したように、フラッシュメモリ2A、2Bに対するデータ書込み動作時のデータ転送速度は低速であるため、前配速度とに大きくなる。

【0018】そこで 本実施形態は、フラッシェメモリ 2A、2B毎に専用に設けられたデータバスA、Bによ り、それぞれ独立したデータ販活動中を実行する。これ により、従来のように1本のデータバスの場合と比較し て、フラッシュメモリ2A、2Bのデータ転送速を高 選化することができる。特に、フラッシュメモリ2A、 2Bに対するデータ書込み動作時(ライトアクセス時) では、従来ではバッファRAM8のバスタの転送速度に 対するデータ転送半均速度差をかなり縮小することが可 能である。

(バッファドAMのパスアービトレーション) 蓄造した ように、本実施形態によればフラッシュメモリ2A, 2 毎年に専用に設けられたデークパスA, Bにより、それ ぞれ独立したデータ転送が可能であるため、特にデータ 書込み動作時にデータ転送プロックラとフラッシュメモ リ2A, 2Bとのデータ転送速度を高速化することがで aA

【9019】ところで、データ素込み動作時には、データ転送プロック5は、バッファRAM8からライトデータを転送して、フラッシュメモリ2A、2日に転送する。バッファRAM8は、通常では1本のバス9によりデータ販送プロック5比較成されている。従って、MP UGは、データバスA、Bに独立してデータを受送する場合に、それらのデータを何一のバス9によりバッファRAM8から販送するため、バス9上の干渉を回避するためのバスアービトレーション(バス鋼停機能)を行なうが遅からな、

【0020】以下、図3の概念図、図4のタイミングチャート、および図5のフローチャートを参照して、本実施形態のバッファ RAMS側のバス9のデータ転送方式を設明する。

【0021】まず、本実施形態は、図3に示すように、デーク転送ブロック5は、デークバスA、Bのそれぞれ、 専用の第1と第2のレジスタを有する。デークバスAに 対応する第1と第2のレジスタをそれぞれバスAロレジ スタとバスA1レジスタとする、同様に、データバスB に対応する第1と第2のレジスタをそれぞれバスBロレジスタとバスB1レジスタとする、各レジスタはいずれ も個人は169ードである。

【0022】データ転送ブロックラは、仮ビデータバス Aの転送要求が発生すると、バスタの転送が可能であれ ば、バッファ日系 M 9からバスA のレジスタビデータの 転送を実行する(ステップS 1 ~ S 3)。次に、データ バスAの転送要求に応じてバスタの転送が可能であれ

は、バッファRAMりからバスA1レジスタにデータの 転送を実行する(ステッアS4〜S6) このとき、デ ー夕転送ブロックらは、バスA0レジスタに保持されて いるデータをデータバスAに転送する(ステップS

つ)。このような処理は、データバス日の輸出要求が ければ、繰り返すことになる。即ち、バスへのレジスタ セバスへ1レジスタとを交互に使用して、ハフッドへ Mらから転送されたデータをデータバス人に転送する。 【0023】 が、データバス日の転送要求が発生する と、バスタの機能が可能であれば、バッフッドAM9か らバスBOトジスタにデークの転送を実行する (ステッ アS8〜S10), ここで、図4に示すように、バスタ の転送可能時間を時分割でご等分にして、転送可能時間 (yesで示す時間)に転送数束があれば、デーク転送 が実行される。従って、次のデータバスBの転送要求が 発生したときに、バスBよう迷返可能時間でへい時間 (noで示す時間)であれば、バッファRA納9からバ スB1レジスタへのデーク能送は実行されないことにな る(ステッアS11、S12のNO)。

【0024】繋するに、図4のタイミングチャートに示すように、2等分に時分割それた転送可能時間(ve sの時間) に、各デークバスA、Bの転送要がが発生すれば、パッファ RAM9からパスAのレジスク、パスA1 レジスタ、パスB1レジスタといて、アークパスBも同様に、パスB1レジスタにデータの転送が実行されたときに、デーク転送プロック5は、パスB1レジスタに戻ります。ア513、S14)、従って、パスB0レシスタとパス B1レジスタとほとは使用して、パッファ RAM9から転送されたデータをデークパスBに転送さい、マッフ・RAM9から転送されたデータをデークパスBに転送されて

【0025】以上のように本実施形態によれば、フラッシュメモリ2A、2P部に専用に設けられたデータがス み、Bにより、それぞれ独立したデータ施送動作を実行 することができる、従って、特にデータ連込み動作時に おいて、フラッシュメモリ2A、2Bに対する平均転送 速度を高速化することができる、これにより、フラッシ ュメモリ2A、2Bに対するアクセス効率を向上するこ とができる、

【0026】ここで、バッファRAM8とのデータ転送 を1本のバスタに対して、巻データバスA、B報の助対 動能送によるバスアービトレーションを実行することに より、巻データバスA、Bから独立して破送要果が発生 した場合でも、バスワで干渉するような事態を防止し、 巻テータバスA、BにバッファRAM8からのデータを 確実に始送することができる。

[0027]

【売卵の効果】以上資地したように本種別によれば、半 準体ディスク装置を使用したシステムにおいて、各フラ ッシュEEPROM毎にデータパスを設けて、各フラッ シュEEPROM毎に独立したデータ転送を実現でき る。従って、特にデータ報込み動作時に、各フラッシュ EEPROMに対する平均転送譲渡を高速化して、アク セス現現の数率を向上させることができる。

【図面の簡単な説明】

【図1】本発明の実施形態に関係する半導体ディスク装 演の要部を示すブロック図。

【図2】同実施形態に関係するコントローラの内部構成 を示す概念図。

【図3】 阿実験形態に関係するコントローラの内部構成

を示す概念図、

【「図4】 開実施形態に関係する動作を説明するためのタ イミングチャート。

【図5】 岡家論形態に関係する動作を説明するためのフ Day grant

【符号の説明】

1…半概体ディスク装置

2A, 2B…フラッシュREPROM (フラッシュメモ 1)

3…データバス (データバスA, B)

4…コントローラ

5…データ転送ブロック

6---MPUプロック

7…インターフェース

S…バッファRAM

9…バス (バッファR A 財銀バス)


20A、20B…データ開始アドレス用レジスタ (バッ


ファRAM側)

21A, 21B…データ開始アドレス用レジスク (フラ ッシュメモリ側)

22A. 22B…データ転送方向の梅元用レジスタ

23A、23B…データ郵送監御用レジスタ





[25]

